2년전에 연구소에서 듣기로
컴퓨팅 자원 연결을 위한 새로운 인터페이스로 3가지가 거론되었는데
CCIX, Gen-Z, OpenCAPI 가 있었습니다.
3개 인터페이스의 컨소시엄 모두 intel은 참여하지 않아서
의아했던 기억이 있는데
최근에
intel도 interface 컨소시엄에 참여해 있는것을 알았습니다.
해당 컨소시엄은 바로
CXL(Compute Express Link)
웹사이트 홈에 있는 내용을 간략하게 보면
Compute Express Link(CXL)은
새로운 고속 CPU interconnect라고 하네요.
CXL은 CPU와 가속기 사이의 고속인터페이스 구성이 가능하고
효율적인 성능을 낼 수 있도록 한다고 말하는거 같습니다.
현 산업계 리더들인
Alibaba,
Cisco,
Dell,
EMC,
Facebook,
Google,
HP,
Huawei,
Intel Corporation
Microsoft
들이 참여 해서
데이터 센터 가속기나 다른 고속의 향상을 위한
개방형 ecosystem을 지원하는
기술 문서를 개발하기 위한
개방형 산업표준 그룹을 구성했다고 합니다.
CXL Specification은 1.1 Version까지 공개 되어 있습니다.
CXL Specification은 1.1 앞서 설명한것 처럼
CPU와
workload accelerators (GPU, FPGA 혹은 ASIC)
사이에서
고속의 효율적 interconnect를 가능하세 해주는 solutions이라고 합니다.
이 기술은 잘 정립되어 있는 PCIe 5.0 infra를 기반으로 동작하며
PCIe 5.0의 물리적 전기적 interface에서
3가지 영역에 advanced protocol을 제공하는데
- I/O Protocol
- Memory Protocol, initially allowing a host to share memory with an accelerator
- Coherency Interface
이렇게 3가지 영역이라고 합니다.
2번째로 3번째를 합쳐서 생각해보면
I/O protocol을 제공하고
CPU와 가속기 사이에
메모리영역 공유를 위한 protocol도 제공한다!
라고 생각하면 되지 않을까요?
(이건 그냥 제 생각입니다 ㅎㅎ)
참여 회사 목록을 보면
아래와 같고
Contributor로 참여한 회사도
짱짱 많습니다.
익숙한 삼성 하이닉스도 보이네요!
아래보시면 ETRI(한국전자통신연구원)도 있습니다!!
Specification은 250p 정도되는데
회사 정보와 이메일을 입력하고
다운받아보시면
첫페이지를 보자마자
아 이거 인텔 주도로 하는건가?
싶은 느낌이 팍팍 납니다.
intel 마크만 없을뿐이지
intel specification 양식이랑 똑같거든요 ㅎㅎ
위 interconnect의 목적에 맞는 그림이 specification의 16p에 나와있습니다.
오른쪽 Host Processor와 왼쪽의 Accelerator가 CXL로 연결되어 있네요
HOST는 memory를가지고 있고
Accelerator는 메모리가 optional 인걸로 되어 있습니다.
그리고 Flex Bus port라는 개념이 있어서
native PCIe protocol을 쓸건지
CXL 을 쓸건지 선택할 수 있도록 하는것 같습니다.
이 뒤로도 재미있는 그림들이 많은데
자세한 내용은 spec을 직접 다운 받아서
보시는 것을 추천 드리겠습니다.
Gen-Z 사이트에 들어가보니
CXL Consortium and Gen-Z Consortium Announce MOU Agreement
2020년 4월 2일
이런 제목의 기사도 있네요
부제 라고 해야될까요?
바로 이어서 나오는 문장은
Creating a framework for collaboration between two leading industry standards
였습니다.
뭐.... 급작스럽게 알게되어 찾아보다가 빠르게 아무말이나 적어보았습니다.
새로운 것들은 끊임 없이 나오는데
끊임없이 제자리에 있는거 같아 마음이 아프네요
더 열심히 해야겠습니다 ㅠㅠ